这跟三维硅通体cpu芯片设计息息相关。

简单来说一款芯片要做出成品，做出指令集只是第一步，在指令集框架下，每一个晶体管怎么排列都是有讲究的，错了一条线，整个芯片功能就会受到严重影响，更别提设计上的布线布局直接影响到芯片功耗、面积、时延等等各项具体技术指标。

三维硅通管芯片自然也要面对同样的问题。

之前做射频芯片能够极快时间出成绩，是因为射频芯片相对简单。但cpu就不一样了，要有太多的问题需要考虑。所以宁思实验室那边每天都会冒出许多各种各样的问题，宁为则每天都会挑一些时间，尝试着从理论上思考跟解决如何去搞定这些问题。

这是一个非常有意思的循环，从应用到理论再到应用，说起来一般人真的玩不转这种思考模式，但对于宁为来说只感觉乐在其中。

因为解决问题的过程很多时候其实可以跟他现在最感兴趣的物理学牵扯上一些关系。

当然这并不是说芯片设计要应用到物理学，其实最简单的芯片设计只要理解布尔代数就够了。

可以当这些芯片堆叠到一起并运行的时候就必须得考虑物理层面的问题，比如随着芯片运行时温度升高导致的电路延时就是一个非常典型的物理问题。

温度会影响半导体器件的迁移率和阈值电压，温度升高会导致电路延时增加，延时太高部分电路就会无法满足时序要求，输出错误的结果，然后导致电路功能出错。

对于电脑发烧友来说，对cpu进行超频的时候就需要加强降温，否则就会开不了机或者死机就是这个原因。

如何通过设计降低功耗，又或者在芯片运行时，能够最科学的发热，这些都是芯片设计的难点。

尤其是跟平面的芯片设计不同，极简eda还没那个积累跟能力，直接在库中存储足够多已经设计好的各种